miércoles, 3 de octubre de 2018

LABORATORIO 04 - Circuitos Contadores con Flip Flops

LABORATORIO N° 04


CIRCUITOS CONTADORES CON FLIP FLOPS

Alumno(s):

  1. Jove Caceres Boris Yeltsein
  2. Neyra Montes Walter Dalin
  3. Ventura Cabana Jamil Simeon

Teoría de LATCHES y FLIP FLOPS


I. Biestables sensibles por nivel o latches. 


  • El Latch (cerrojo) es un dispositivo de almacenamiento temporal de dos estados (biestable). 
  • Almacenan información en forma asíncrona 
  • Con Latches se pueden hacer directamente circuitos secuenciales o se pueden usar para crear Flip-Flops.

1. Tipos:
  • SR
  • SR 
  • D

1.1.  LATCH SR (SET-RESET) - (Biestable R-S con puertas NOR).

El latch R-S (Reset-Set) con entrada activa a nivel alto es un tipo de dispositivo lógico biestable con dos salidas Q Q (una la complementaria de la otra), compuesto de dos puertas NOR acopladas tal y como muestra la Figura 3-2. Se puede observar que la salida de cada puerta NOR se conecta a la entrada de la puerta opuesta. 

  • Elemento de memoria mas sencillo
  • Es un biestable con un estado SET y otro de RESET(puesta a 1 y a 0).

Se tiene dos versiones:

1. Latch S-R con entrada activa en ALTO.


2. Latch  SR con entrada activa en BAJO .



1.2. Latch R-S con entrada de habilitación. 

A menudo resulta de utilidad poder controlar el funcionamiento del latch de manera que las entradas se puedan activar en unos instantes determinados. El diagrama y el símbolo lógico de un latch con entrada de habilitación se muestra en la Figura 3-6. Las entradas S y R controlan el estado al que va a cambiar el latch cuando se aplica un ‘1’ en la entrada de habitación (E, enable). El latch no cambiará de estado hasta que la entrada E esté a nivel alto. Esta tercera entrada (E) permite habilitar o inhibir las acciones del resto de entradas. 




Figura 3: Latch R-S con entrada de habilitación.


Cuando la señal de habilitación E esté a nivel bajo, las señales S y R estarán a nivel alto sin importar el valor de las entradas R y S. Esto coloca al latch en su modo de memoria, evitando que la salida cambie de estado. Cuando se activa la entrada de habilitación, las señales R y S se invierten y se aplican al latch S - R , es decir, el circuito actúa como un latch R-S con entrada activa a nivel alto. La tabla de verdad se puede apreciar en la Figura 3. 

1.3. Latch D con entrada de habilitación. 

Existe otro tipo de latch con entrada de habilitación que se denomina latch D. Se diferencia del latch S-R en que sólo tiene una entrada (D), además de la de habilitación (E). La figura 4 muestra el diagrama, el símbolo lógico y la tabla de verdad de este tipo de latch.


Figura 4: Latch R-S con entrada de habilitación.

1.4. Símbolo Lógico para los Latches



1.5. Aplicación


Si se aplica las formas de onda a las entradas del Latch, determinar la forma de onda que se observara en la salida. Considere Q inicialmente en estado BAJO.



II. Biestables disparados por flancos o flip-flops. 


En muchas situaciones es necesario sincronizar el funcionamiento de muchos circuitos diferentes y resulta de utilidad poder controlar el momento en el que un circuito cambiará de estado. 

Algunos biestables están construidos de manera que sólo cambian de estado ante la aplicación de una señal de disparo, en concreto ante el flanco de bajada o de subida de una señal de entrada llamada reloj (CLK). Estos biestables reciben el nombre de biestables disparados por flanco, o más comúnmente flip-flops. 

Los flip-flops son dispositivos síncronos. El término síncrono significa que la salida cambia de estado únicamente en un instante específico de una entrada de disparo (reloj), es decir, los cambios en la salida se producen sincronizadamente con el reloj.

Podemos encontrar dos tipos de flip-flops: 
1. Los que son disparados por el flanco de subida de la señal de reloj. 
2. Los que son disparados por el flanco de bajada de la señal de reloj.   

2.1. FLIP-FLOPS
  • Dispositivos síncronos (cambia de estado únicamente en un instante especifico de una entrada de disparo denominado reloj) 
  • Los cambios de salida se producen sincronizadamente con el reloj 
  • Los Flip-flops son sensitivos a la transición del pulso de reloj más que a la duración. 
  • Los circuitos secuenciales básicos que funcionan también como unidades de memoria elementales se denominan multivibradores biestables (por tener dos estados estables –alto y bajo-), también conocidos como FlipFlops. 
  • Son capaces de memorizar un bit de información. 
  • Existen varios tipos de Flip-flops y variaciones de estos que permiten realizar funciones específicas, dependiendo de la aplicación.

2.2. Tipos:

  1. D
  2. JK
  3. SR

2.2.1 Flip-flop D disparado por flanco. 

Su comportamiento es similar al del latch D descrito con anterioridad, la salida del flipflop tipo D se igualará a la entrada en el instante en el que se produzca el flanco ascendente o descendente (según el tipo de flip-flop) de la señal de reloj (CLK). En la Figura 3-9 se observa el símbolo lógico y la tabla de verdad de un flip-flop tipo D disparado por flanco ascendente.

Figura 5:  Flip-flop D disparado por flanco ascendente.


El funcionamiento de un flip-flop D disparado por flanco ascendente se resume en la Figura 5.1.
Figura 5.1: Ejemplo de formas de onda en las entradas y en la salida de un flip-flop D disparado por flanco ascendente.

2.2.2. FLIP-FLOP JK 


El símbolo lógico para un flip-flop JK es el siguiente:

  
Figura 6: El símbolo lógico para un JK - flip-flop.  - FOLD.


Este flip-flop se denomina como "universal" ya que los demás tipos se pueden construir a partir de él. En el símbolo anterior hay tres entradas síncronas (J, K y CLK). Las entradas J y K son entradas de datos, y la entrada de reloj transfiere el dato de las entradas alas salidas.


A continuación veremos la tabla de la verdad del flip-flop JK:

Resultado de imagen para flip flop jk tabla de verdad

Observamos los modos de operación en la parte izquierda y la tabla de la verdad hacia la derecha. La línea 1 muestra la condición de "mantenimiento", o inhabilitación. La condición de "reset" del flip-flop se muestra en la línea 2 de la tabla de verdad. Cuando J=0y K=1 y llega un pulso de reloj a la entrada CLK, el flip-flop cambia a 0(Q=0).La línea 3 muestra la condición de "set" del flip-flop JK. Cuando J=1 y K=0 y se presenta un pulso de reloj, la salida Q cambia a 1. La línea 4 muestra una condición muy difícil para el flip-flop JK que se denomina de conmutación.

2.2.3. FLIP-FLOPS RS


Este es el flip - flop básico, su símbolo es el siguiente:

Figura 7: El símbolo lógico para un flip - flop básico RS.



El flip-flop tiene dos entradas R (reset) y S (set), se encuentran a la izquierda del símbolo. Este flip-flop tiene activas las entradas en el nivel BAJO, lo cual se indica por los circulitos de las entradas R y S. Los flip-flop tienen dos salidas complementarias, que se denominan Q y 1, la salida Q es la salida normal y 1 = 0.El flip-flop RS se puede construir a partir de puertas lógicas. A continuación mostraremos un flip-flop construido a partir de dos puertas NAND, y al lado veremos su tabla de verdad correspondiente.

Observar la realimentación característica de una puerta NAND a la entrada de la otra. En la tabla de la verdad se define la operación del flip-flop. Primero encontramos el estado "prohibido" en donde ambas salidas están a 1, o nivel ALTO. Luego encontramos la condición "set" del flip-flop. Aquí un nivel BAJO, o cero lógico, activa la entrada de set(S). Esta pone la salida normal Q al nivel alto, o 1.Seguidamente encontramos la condición "reset". El nivel BAJO, o 0, activa la entrada de reset, borrando (o poniendo en reset) la salida normal Q.La cuarta línea muestra la condición de "inhabilitación" o "mantenimiento", del flip-flop RS. Las salidas permanecen como estaban antes de que existiese esta condición, es decir, no hay cambio en las salidas de sus estados anteriores. Indicar la salida de set,significa poner la salida Q a 1, de igual forma, la condición reset pone la salida Q a 0.La salida complementaria nos muestra lo opuesto. Estos flip-flop se pueden conseguir a través de circuitos integrados.


III. Vídeo tutorial editado y subtitulado explicando las experiencias hechas en el laboratorio:








RETO:







IV. Observaciones y conclusiones. ¿Qué he aprendido de esta experiencia?(en modo texto)

5.1. Observaciones 


  1. Es muy importante verificar la fuente de alimentación (+- 5V) con el que se esta trabajando, la verificación se debe realizar antes de alimentar los integrados (Flip- Flop) para realizar las pruebas que nos pide la guía del laboratorio. 
  2. En este laboratorio nuestros Flip-flop consideran como 1 cuando las entradas J y K no están conectados a 0 V o si estos están al aire.
  3. Es importante que primero debemos simular en un Software (Proteus - ISIS), para entender el funcionamiento de nuestro circuito y posteriormente armarlo en nuestro protoboard.
  4. En el caso del reto que nos pide realizar la guía, se implemento aplicando las teorías de los laboratorios 01 y 02, usamos los un integrado AND y un integrado OR.

5.2. Conclusiones

  1. Concluimos que se logro identificar las aplicaciones de la Electrónica Digital.
  2. Concluimos que realizamos cada una de las simulaciones de los circuitos para su armado fisico en el protoboard.
  3. Concluimos que se logro implementar todos los circuitos de lógica combinacional y secuencial que nos pide la guía de laboratorio.
  4. Concluimos que se logro describir el funcionamiento de las unidades y dispositivos de almacenamiento de información.
  5. Podemos concluir que un circuito flip-flop puede mantener un estado binario indefinidamente hasta que se cambie por una señal de entrada para cambiar estados. La principal diferencia entre varios tipos de flip-flops es él numero de entradas que poseen y la manera en la cual las entradas afecten el estado binario.
  6. Concluimos que se logro armar el circuito simulado y físico del reto que nos pide la guía del laboratorio.

  • Integrantes (incluye foto de todos)




No hay comentarios:

Publicar un comentario